• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種電晶體，其包含一具有一通道層之活性區，該電晶體具有源電極及汲電極形成為與該活性區接觸且一閘極形成於該源電極與該汲電極之間並與該活性區接觸。一分隔層位於該複數個活性區之在該閘極與該汲電極之間以及該閘極與該源電極之間的表面之至少一部分上。一場極板位於該分隔層上並在該分隔層上越過該活性區向該汲電極延伸。該場極板亦在該分隔層上越過該活性區向該源電極延伸。至少一導電路徑將該場極板電連接至該源電極或該閘極。
    公开号:TW201320333A
    申请号:TW102102725
    申请日:2006-01-27
    公开日:2013-05-16
    发明作者:Yi-Feng Wu；Primit Parikh；Mishra Umesh；Sheppard Scott
    申请人:Cree Inc；
    IPC主号:H01L29-00
    专利说明:
    具有閘極源場極板之寬能帶隙電晶體
    本發明係關於電晶體，且特定言之係關於利用場極板改良效能的電晶體。
    AlGaN/GaN半導體材料製造中之改良有助於推進諸如用於高頻、高溫及高功率應用之高電子遷移率電晶體(HEMT)之AlGaN/GaN電晶體之發展。AlGaN/GaN具有大能帶隙、高峰值以及飽和電子速度值[B.Gelmont,K.Kim及M.Shur,Monte Carlo Simulation of Electron Transport in Gallium Nitride,J.Appl.Phys.74,(1993)，第1818頁至第1821頁]。AlGaN/GaN HEMT亦可具有超過1013 cm-2之2DEG薄片密度以及相對高的電子遷移率(高達2019 cm2/Vs)[R.Gasks等人，Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates,Appl.Phys.Lett.72,(1998)，第707頁至第709頁]。該等特性使AlGaN/GaN HEMT可提供在RF、微波及毫米波頻率之極高電壓及極高功率運作。
    AlGaN/GaN HEMT長於藍寶石基板上並展示4.6 W/mm之功率密度及7.6 W之總功率[Y.F.Wu等人，GaN-Based FETs for Microwave Power Amplification,IEICE Trans.Electron.E-82-C,(1999)，第1895頁至第1905頁]。更近期，長於SiC上的AlGaN/GaN HEMT在8 GHz展示9.8 W/mm之功率密度[Y.P.Wu等人，Very-High Power Density AlGaN/GaN HEMTs,IEEE Trans.Electron.Dev.48,(2001)，第586頁至第590頁]以及在9 GHz展示22.9 W的總輸出功率[M.Micovic等人，AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy,IEEE Trans.Electron.Dev.48,(2001)，第591頁至第596頁]。
    頒予Khan等人的美國專利第5,192,987號揭示成長於一緩衝器及一基板上之AlGaN/GaN基HEMT。Gaska等人之High-Temperature Performance of AlGaN/GaN HFET's on SiC Substrates(IEEE Electron Device Letters,18,(1997)，第492頁至第494頁)及Wu等人之High Al-content AlGaN/GaN HEMTs With Very High Performance(IEDM-1999 Digest，第925頁第927頁，Washington DC,1999年12月)描述了其他AlGaN/GaN HEMT及場效電晶體(FET)。該等裝置之某些展示高達100千兆赫之增益帶寬乘積(fT)(Lu等人，AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise,IEEE Transactions on Electron Devices，第48卷第3號，2001年3月，第581頁至585頁)以及在X-頻帶之高達10 W/mm的高功率密度(Wu等人，Bias-dependent Performance of High-Power AlGaN/GaN HEMTs,IEDM-2001,Washington DC,2001年12月2-6日及Wu等人，High Al-Content AlGaN/GaN MODFETs for Ultrahigh Performance,IEEE Electron Device Letters 19,(1998)，第50頁至第53頁)。
    電子陷落以及所得之DC與RF特性之間的差異一直為該等裝置之效能中的限制因素。氮化矽(SiN)鈍化已成功地用於緩解此陷落問題，產生在10 GHz具有超過10 W/mm之功率密度之高效能裝置。舉例而言，以引用方式全部併入本文的美國專利第6,586,781號揭示了用於減緩GaN基電晶體中之陷落效應的方法及結構。然而，由於該等結構中存在高電場，因此電荷陷落仍是問題。
    場極板用於在微波頻率增強GaN基HEMT之效能[參見S Kamalkar及U.K.Mishra,Very High Voltage AlGaN/GaN High Electron Mobility Transistors Using a Field Plate Deposited on a Stepped Insulator,Solid State Electronics 45,(2001)，第1645頁至第1662頁]。然而，該等方法涉及一與電晶體閘極連接的場極板，該場極板位於通道之汲極側之上。此導致電晶體之閘極至汲極側之電場減小，由此增加擊穿電壓並降低了高電場陷落效應。然而，具有閘極-汲極場極板的電晶體僅展示相對弱的可靠性效能，尤其在C級(或更高級)運作中，其中閘極之源極側上的電場變得至關重要。
    本發明提供以在閘極之源極側上之經減小之電場運作的電晶體。根據本發明之電晶體之一實施例包含一具有一通道層的活性區。源電極及汲電極與該活性區接觸且一閘極介於源電極與汲電極之間並與該活性區接觸。一分隔層位於該活性區之在閘極與汲電極之間以及閘極與源電極之間的表面之至少一部分上。一場極板位於該分隔層上並在該分隔層上越過活性區向汲電極延伸。場極板亦在該分隔層上越過活性區向源電極延伸。至少一導電路徑將場極板電連接至源電極或閘極。
    根據本發明之高電子遷移率電晶體(HEMT)之一實施例包含連續配置於一基板上之一緩衝層及一障壁層，在該緩衝層與該障壁層之間的異質介面處有一個二維電子氣(2DEG)通道層。亦包括一源電極及一汲電極，兩電極均與該2DEG接觸，且包括一位於該源電極與該汲電極之間之障壁層上的閘極。一分隔層位於障壁層之在閘極與汲電極之間以及閘極與源電極之間的表面之至少一部分上。一場極板位於分隔層上，在分隔層上越過障壁層向汲電極延伸且在分隔層上越過障壁層向源電極延伸。至少一導電路徑將場極板電連接至源電極或閘極。
    根據本發明之金屬半導體場效電晶體(MESFET)之一實施例包含一位於一基板上之緩衝層及一位於該緩衝層上之通道層，緩衝層夾於該通道層與該基板之間。一源電極與該通道層電接觸且一汲電極亦與該通道層電接觸。亦包括一與源電極與汲電極之間之通道層電接觸的閘極。一分隔層位於通道層之在閘極與汲電極之間以及閘極與源電極之間的表面之至少一部分上。一場極板位於該分隔層上，在該分隔層上越過通道層向汲電極延伸且在該分隔層上越過通道層向源電極延伸。至少一導電路徑將場極板電連接至源電極或閘極。
    自以下實施方式並配合所附圖式，本發明之該等及其他特徵及優點對於熟習該項技術者將顯而易見。
    10‧‧‧HEMT
    12‧‧‧基板
    14‧‧‧晶核層
    16‧‧‧緩衝層
    18‧‧‧障壁層
    20‧‧‧源電極
    22‧‧‧汲電極
    24‧‧‧閘極
    26‧‧‧通道層
    28‧‧‧分隔層
    30‧‧‧場極板/閘極接觸件
    32‧‧‧場極板/匯流排
    34‧‧‧導電匯流排/導電路徑
    36‧‧‧導電路徑
    38‧‧‧導電路徑
    40‧‧‧HEMT
    42‧‧‧場極板/分隔層
    44‧‧‧場極板
    60‧‧‧HEMT
    62‧‧‧分隔層/場極板
    64‧‧‧場極板
    70‧‧‧HEMT
    72‧‧‧分隔層/場極板
    74‧‧‧場極板
    76‧‧‧分隔層
    78‧‧‧場極板
    80‧‧‧HEMT
    82‧‧‧閘極
    84‧‧‧分隔層
    86‧‧‧場極板
    88‧‧‧第二分隔層與場極板對
    90‧‧‧HEMT
    92‧‧‧閘極
    94‧‧‧分隔層
    96‧‧‧場極板
    98‧‧‧第二分隔層與場極板對
    100‧‧‧HEMT
    102‧‧‧源場極板
    104‧‧‧汲場極板
    110‧‧‧MESFET
    112‧‧‧基板
    114‧‧‧緩衝層
    116‧‧‧通道層
    118‧‧‧源電極
    120‧‧‧汲電極
    122‧‧‧閘極
    124‧‧‧分隔層
    126‧‧‧場極板
    128‧‧‧分隔層
    130‧‧‧場極板
    140‧‧‧MESFET
    142‧‧‧閘極
    144‧‧‧分隔層
    146‧‧‧場極板
    Lfs、Lfd、Lg‧‧‧距離
    圖1為根據本發明之一HEMT之一實施例的平面圖；圖2為圖1所示HEMT的截面圖；圖3為根據本發明之一HEMT之另一實施例的截面圖；圖4為根據本發明之一HEMT之另一實施例的截面圖；圖5為根據本發明之一具有多個場極板之HEMT之另一實施例的截面圖；圖6為根據本發明之一具有多個場極板之HEMT之另一實施例的截面圖；圖7為根據本發明之一具有多個場極板之HEMT之另一實施例的截面圖；圖8為根據本發明之一HEMT之另一實施例的截面圖；圖9為根據本發明之一MESFET之一實施例的截面圖；圖10為根據本發明之一MESFET之另一實施例的截面圖；及圖11為一比較根據本發明之HEMT與無閘極源場極板之HEMT之運作特性的表格。
    根據本發明之閘極源場極板配置可使用諸多不同的電晶體結構，諸如由寬能帶隙材料製成的電晶體結構。電晶體通常包括一具有複數個半導體層的活性區，該等半導體層之一者為通道層。金屬源電極及汲電極形成為與該活性區的接觸且一閘極形成於源電極與汲電極之間的活性區上以便調變活性區內之電場。一第一分隔層形成於活性區上方，越過閘極與汲極之間活性區之表面的至少一部分。該第一分隔層可包含一介電層或多個介電層之一組合，在某些實施例中還包含諸如磊晶生長層之其他材料。一實施例中，該第一分隔層覆蓋閘極以及閘極與汲極之間及閘極與源極之間之活性區的最上層表面。其他實施例中，如以下所述，該分隔層可覆蓋活性區的表面之較小一部分。還有其他實施例中，分隔層僅覆蓋閘極與源極及汲極之間之活性區的最上層表面，而不覆蓋閘極。
    一導電性第一場極板形成於第一分隔層上，該第一分隔層提供場極板與其下活性區之間的絕緣。該第一場極板在分隔層上自閘極邊緣向汲電極延伸一距離Lfd，且在分隔層上向源電極延伸一距離Lfs。第一場極板可電連接至源電極抑或閘極。在根據本發明之不同的實施例中亦可包括另外的分隔層場與場極板對。
    此場極板配置可降低裝置中閘極之源極側與汲極側兩側的峰值電場，導致擊穿電壓增加且陷落減少。電場降低亦可產生諸如洩漏電流減少及可靠性增強的其他好處。閘極之源極側與汲極側兩側上的場極板經配置使得閘極之源極側上的電場被減小，此為需要更多之負偏壓閘極條件(negatively biased gate condition)的應用增強了效能及穩固性。此包括C級及其他更高級(例如E，F)之運作。藉由汲極側上亦具有場極板，電晶體亦經歷汲極側上經減小之峰值電場。
    可利用根據本發明之閘極源極板配置之一類型電晶體為高電子遷移率電晶體(HEMT)，該電晶體通常包括一緩衝層以及該緩衝層上之一障壁層。在緩衝層與障壁層之間的異質介面產生一個二維電子氣(2DEG)通道層。一閘電極形成於源電極與汲電極之間的障壁層上。HEMT亦包括上述之多個分隔層及場極板配置。
    可利用根據本發明之閘極源場極板配置的另一類型電晶體為場效電晶體，且特定而言為金屬半導體場效電晶體(MESFET)，該電晶體通常包括一緩衝層及該緩衝層上之一通道層。一閘極形成於源電極與汲電極之間的通道層上，且MESFET亦包括上述之多個分隔層及場極板配置。
    應瞭解，當一元件或層被稱為"在另一元件或層上"、"連接至"、"耦合至"另一元件或層、或"與另一元件或層接觸"時，其可直接在另一元件或層上、連接至或耦合至另一元件或層、或與另一元件或層接觸，或者可存在介入元件或層。相反，當一元件或層被稱為"直接在另一元件或層上"、"直接連接至"、"直接耦合至"另一元件或層、或"與另一元件或層直接接觸"時，無介入元件或層存在。同樣，當一第一元件或層被稱為與一第二元件或層"電接觸"或"電耦合"時，存在一容許電流在該第一元件或層與該第二元件或層之間流動的電學路徑。該電學路徑可包括電容器、耦合感應器、及/或在甚至不直接接觸的情況下容許電流在導電元件之間流動的其他元件。
    圖1及圖2展示根據本發明之HEMT 10之一實施例，HEMT 10較佳基於第III族氮化物，儘管其他材料系統亦可使用。第III族氮化物指氮與元素週期表第III族中元素(通常為鋁(Al)、鎵(Ga)及銦(In))之間形成的該等半導體化合物。該術語亦指三元及三級化合物，諸如AlGaN及AlInGaN。
    HEMT 10包含一可由碳化矽、藍寶石、spinet、ZnO、矽、氮化鎵、氮化鋁、或能支援第III族氮化物材料生長之任何其他材料或材料組合所製成的基板12。一晶核層14可形成於基板12上以減少基板12與HEMT 10中相鄰層之間的晶格失配。晶核層14的厚度應大約為1000埃(Å)，儘管可使用其他厚度。晶核層14可包含諸多不同材料，其中一適宜材料為AlzGa1-zN(0<=z<=1)，且可使用諸如金屬有機化學氣相沉積法(MOCVD)、氫化物氣相磊晶法(HVPE)、或分子束磊晶法(MBE)之已知半導體生長技術形成於基板12上。
    基板12可由諸多不同材料製成，適當的基板為碳化矽之4H多型體，儘管包括3C、6H及15R多型體之其他碳化矽多型體亦可使用。碳化矽對第III族氮化物具有比藍寶石更接近的晶格匹配，從而產生更高質量的第III族氮化物膜。碳化矽亦具有極高的熱傳導率，因此碳化矽上之第III族氮化物裝置的總輸出功率不受基板散熱限制(形成於藍寶石上的某些裝置亦會如此)。又，碳化矽基板的實用性提供了裝置絕緣能力以及經減小的寄生電容，從而使得裝置在商業上更可行。SiC基板可自Durham在North Carolina的Cree公司購得，且在scientific literature以及美國專利Nos.Re.34,861、4,946,547及5,200,022中闡明了其製造方法。
    晶核層14之形成可視用於基板12的材料而定。舉例而言，美國專利5,290,393及5,686,738中教示了形成晶核層14於各種基板上的方法，該等專利之每一者以引用方式併入本文，彷彿全部陳述於本文一樣。美國專利5,393,993、5,523,589及5,739,554揭示了形成晶核層於碳化矽基板上的方法，該等專利之每一者以引用方式併入本文，彷彿全部陳述於本文一樣。
    HEMT 10進一步包含一形成於晶核層14上的高電阻緩衝層16。該緩衝層16可包含第III族氮化物材料之摻雜或未摻雜層，較佳緩衝層16由諸如AlxGayIn(1-x-y)N(0<=x<=1,0<=y<=1,x+y<=1)之第III族氮化物材料製成。其他材料亦可用於緩衝層16，諸如厚度約為2 μm之GaN，其中緩衝層之一部分摻有Fe。
    障壁層18形成於緩衝層16上，緩衝層16夾於障壁層18與晶核層14之間。如同緩衝層16，障壁層18可包含第III族氮化物材料之摻雜或未摻雜層。障壁層可由AlxGa1-xN之一或多個層製成，其中x範圍為0至1，且x可為深度的函數，使得障壁層18可為一漸變層。一2DEG通道層26引發於緩衝層16與障壁層18之間的異質介面，緩衝層16、2DEG通道層26及障壁層18大體形成HEMT活性區。
    美國專利第6,316,793、6,586,781、6,548,333號以及美國公開專利申請案第2002/0167023及2003/00020092號中說明例示性HEMT結構，該等專利案之每一者以引用方式併入本文，彷彿全部陳述於本文一樣。美國專利5,192,987及5,296,395中說明了其他氮化物基HEMT結構，該等專利案之每一者以引用方式併入本文，彷彿全部陳述於本文一樣。使用用於生長晶核層14的相同方法可製得緩衝層16及障壁層18。該等裝置之間的電絕緣經由活性HEMT外部之臺面蝕刻(mesa etch)或離子建構完成。
    金屬源電極20及金屬汲電極22形成為與障壁層18接觸，且一閘極24形成於源電極20與汲電極22之間的障壁層18上。當閘極24在適當位準被偏壓時，電流經由緩衝層16與障壁層18之間的2DEG通道層26在源電極20與汲電極22之間流動。以上引用的專利及公開案中詳細描述了源電極20及汲電極22之形成。
    源電極20及汲電極22可由各種材料製成，該等材料包括(但不限於)鈦合金、鋁、金或鎳。閘極24亦可由各種材料製成，該等材料包括(但不限於)金、鎳、鉑、鈦、鉻、鈦與鎢之合金或矽化鉑。閘極24可具有各種長度(Lg)，儘管亦可使用其他閘極長度，但適當的閘極長度範圍為0.1至2.0微米(μm)。根據本發明之一實施例中，一較佳閘極長度(Lg)大約為0.5微米。
    一第一非導電性分隔層28越過閘極24及在閘極24與源電極20及汲電極22之間之障壁層18之表面的至少一部分形成。如圖2所示，分隔層28覆蓋閘極24與源電極20及汲電極22之間之障壁層18之全部。分隔層28可包含一介電層，或多個介電層之組合。可使用諸如SiN、SiO2、Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx、合金或其層序列之不同的介電材料。分隔層可為許多不同厚度，適當厚度範圍為大約0.03微米至0.5微米。如圖1最佳展示，閘極24在閘極接觸件30處接觸。
    一第一場極板32越過閘極24形成於分隔層28上，該第一場極板在分隔層28上向汲電極22延伸一距離Lfd且向源電極20延伸一距離Lfs。分隔層28經配置以提供第一場極板32與障壁層18及閘極24之間的絕緣，因此分隔層28僅需覆蓋第一場極板32下面的閘極24及障壁層18。然而，為製造方便，分隔層通常覆蓋整個障壁層18。Lfd可為具有0.1微米至5微米之適當距離範圍的不同距離。類似地，Lfs可為具有0.1微米至2微米之適當距離範圍的不同距離。其他實施例中，場極板可不連續，但需要時可具有孔或中斷。
    場極板32可包含許多不同導電材料，一適當材料為使用標準金屬化法所沉積的金屬。根據本發明之一實施例中，場極板30包含與下述其所電連接之金屬特徵相同的金屬。
    第一場極板32可電連接至源電極20抑或閘極24。圖1展示根據本發明之一實施例，其中第一場極板32連接至源電極20，同時展示兩個替代性連接結構。第一導電匯流排34可形成於分隔層26上以延伸於第一場極板32與源電極20之間。可使用不同數量的匯流排34，儘管所使用匯流排32愈多，匯流排可引起的非所要電容愈大。匯流排34應有足夠的數量以便電流在源電極20與第一場極板32之間有效散佈，同時盡可能少覆蓋HEMT活性區。匯流排34之適當數量如圖1所示為3。
    第一場極板32亦可經由一運行於HEMT 10之活性區外部並連接至源電極20的第一導電路徑36電連接至源電極20。如圖1所示，路徑36於HEMT之活性區的外部、在與閘極接觸件30的相對的邊緣運行。根據本發明之替代實施例中，導電路徑可於HEMT 10之活性區的外部、在閘極接觸件30側運行，或HEMT 10可包括運行於HEMT 10之單或雙側上之一或多個導電路徑。一實施例中，導電路徑34、36可由與源電極20相同的材料製成，而在其他實施例中，其可由一不同材料製成且可在製造過程中在源電極20形成之後之一不同步驟處形成。
    第一場極板32亦可藉由諸多不同方法電連接至閘極24，本文描述兩種適當方法。首先，藉由一運行於HEMT 10之活性區之外部在第一場極板32與閘極24之間之第二導電路徑38連接至閘極24。導電路徑38可連接至閘極接觸件30或HEMT活性區之外部之閘極24的一部分，諸如與閘極接觸件30相對之閘極24的部分。或者，可使用一個以上的導電路徑連接場極板32與閘極24。
    一替代連接結構包含以導電通路(conductive via)(未圖示)形式之導電路徑，此等導電路徑可經由第一分隔層28自第一場極板32運行至閘極24而形成。通路提供了閘極24與第一場極板32之間的電連接且通路可藉由首先形成孔於第一分隔層28內(諸如藉由蝕刻)並接著在單獨步驟中或在第一場極板32之形成過程中用導電材料填充該等孔而形成。通路可週期性地配置於第一場極板32下方以提供自閘極24至場極板32有效散佈之電流。
    圖3展示與圖1及圖2之HEMT 10相同的HEMT 40，但亦包括一越過第一場極板32之至少一部分所形成的第二非導電性分隔層42，較佳第二分隔層42如圖示覆蓋第一場極板以及第一分隔層28之曝露表面。第二分隔層42可由與第一分隔層28之材料相同的材料或材料層形成且可具有一自0.05微米至2微米範圍內的總厚度。
    一第二場極板44接著可沉積於第二分隔層42上。根據本發明之不同第二場極板可提供不同覆蓋度，第二場極板44如圖示重疊閘極24。根據本發明之其他第二場極板可具有一介於閘極24邊緣與第二場極板之起始邊緣之間的間隔。第二場極板44之另一部分自閘極24之邊緣向汲極接觸件22延伸一距離Lfd2，此距離可在0.2微米至5微米範圍內。該等實施例中，在第二分隔層42未覆蓋第一場極板32及分隔層28之全部之處，第二分隔層42必須覆蓋第一場極板32之足夠部分以提供第一場極板32與第二場極板44之間的電絕緣。
    第二場極板44可連接至源電極20或閘極24且可使用諸多不同連接結構。第二導電匯流排可形成於第二分隔層42上以在第二場極板44與源電極20之間延伸。可使用不同數量的匯流排以便電流自源電極20有效散佈至第二場極板44中，同時不因覆蓋過多的活性區而引起非所需的電容。第一場極板32亦可經由一運行於HEMT 40之活性區外部並連接至源電極20的第三導電路徑電連接至源電極20。
    在完成第二場極板44之沉積及其至源電極20之連接之後，活性結構可由一諸如氮化矽之介電鈍化層(未圖示)覆蓋。以上引用的專利及公開案中詳細描述了介電鈍化層的形成方法。圖1及圖2中之HEMT 10及下述HEMT及MESFET亦可在形成分隔層及場極板之後由一介電鈍化層覆蓋。
    圖4展示根據本發明之具有與HEMT 10中之特徵類似的諸多特徵的HEMT 60之另一實施例，且對於該等類似特徵使用相同參考數字。HEMT 60包含一基板12、晶核層14、緩衝層16、障壁層18、源電極20、汲電極22、閘極24及2DEG 26通道層。如同以上，閘極24具有一範圍自0.1微米至5微米的寬度Lg。
    然而，HEMT 60包含一不覆蓋閘極24而替代為覆蓋閘極24與源極接觸件20及汲極接觸件22之間之障壁層18的分隔層62。其他實施例中，分隔層可不覆蓋障壁層18之整個表面，如上所述。覆蓋度應足以提供第一場極板64與障壁層18之間的電絕緣。第一場極板64與閘極24形成一體並在分隔層62上向汲極接觸件22延伸0.2微米至5微米範圍內之距離Lfd，且向源極接觸件20延伸0.1微米至2微米範圍內之Lfs距離。對於HEMT 60，第一場極板藉由其與閘極24之整體形成而電連接至閘極24。場極板62可完全與閘極為整體或可在其整體連接內於接觸件之源極側抑或汲極側或兩側上具有孔裂，只要有足夠的導電路徑以在閘極24與場極板64之間有效散佈電流。
    HEMT 60中，第一分隔層62可在裝置金屬化之前形成，且在該等情形中，分隔層可包含具有諸如第III族氮化物材料的磊晶材料，此材料具有諸如鋁合金、鎵、或銦之不同的第III族元素，一適宜的分隔層材料為AlxGa1-xN(0x1)。障壁層18之磊晶生長之後，使用相同的磊晶生長方法可生長第一分隔層62。接著蝕刻第一分隔層62以提供閘極24、源電極20及汲電極22之開口。金屬化過程中，閘極24形成為與障壁層18電接觸且第一場極板64與閘極形成整體並在分隔層62上延伸。源電極20及汲電極22可在此同樣的金屬化步驟過程中形成。
    其他實施例中，閘極24可首先在活性區上金屬化且分隔層可由介電材料在閘極24與源極接觸件20及汲極接觸件22之間的活性區上形成。接著場極板64可與閘極24形成整體。藉由使場極板64向源電極20與閘電極22兩電極延伸，HEMT 60獲得與圖1及圖2中之HEMT 10相同的運作優點。
    圖5展示類似於圖4所示之HEMT 60且具有一基板12、晶核層14、緩衝層16、障壁層18、源電極20、汲電極22、閘極24、2DEG通道層26、第一分隔層62及第一場極板64之HEMT 70的另一實施例。然而，HEMT 70亦具有一第二介電分隔層72及一第二場極板74，該第二分隔層覆蓋第一場極板64的足夠部分以提供第一場極板64與第二場極板74之間的電絕緣。如圖示，分隔層覆蓋第一場極板64及第一分隔層62的曝露表面。使用不同方法可將第二場極板74電連接至源極接觸件20或閘極，包括上述運行於HEMT活性區外部的導電路徑。
    HEMT 40及HEMT 70(以及以下所述的HEMT及MESFET)亦可包含第二場極板72及第二分隔層74上方的其他分隔層與場極板對。圖5展示在HEMT 70上包含一第三分隔層76(幻像)與一第三場極板78(幻像)之額外對，分隔層76覆蓋第二場極板74的足夠部分以提供第二場極板74與第三場極板76之間的電絕緣。第三場極板78(及所有後續的場極板)亦可藉由上述方法電耦合至源電極或閘極。
    一較佳實施例中，頂端場極板連接至源電極而其下面的中間場極板可連接至源電極或閘極。舉例而言，根據本發明之一電晶體可具有三個場極板，頂端場極板連接至源電極且下面的場極板連接至源電極抑或閘極。
    該多個場極板配置可進一步減小裝置中的峰值電場，從而使擊穿電壓增加且使陷落減少。此可改良受到閘極連接之場極板的負面影響的增益及穩定性。當根據本發明配置時，與源極連接之場極板的屏蔽效應可減少Cgd，此加強了輸入-輸出絕緣。
    圖6展示類似於圖1及圖2中HEMT 10之根據本發明之HEMT 80的另一實施例，且圖7展示類似於圖5中HEMT 70之根據本發明之HEMT 90的另一實施例。HEMT 80及HEMT 90各具有一基板12、晶核層14、緩衝層16、障壁層18、源電極20、汲電極22及2DEG通道層26。HEMT 80具有一閘極82、一第一介電分隔層84及第一場極板86，但不同於圖1及圖2中的閘極24，閘極82凹入障壁層18。第一分隔層84充分覆蓋閘極82及障壁層以提供閘極82與場極板86之間的電絕緣，且場極板在分隔層84上於閘極之一側向汲電極20延伸並在另一側向源電極22延伸，向兩側之延伸均在上述距離範圍內。可包括其他分隔層與場極板對且如上述進行電連接，HEMT 80具有一第二對88(以幻像展示)。
    HEMT 90具有一閘極92、分隔層94及整體式場極板96，閘極92凹入障壁層18。分隔層94可由與圖5所示及上述之分隔層84相同的材料製成，且可覆蓋障壁層18之足夠部分以提供場極板96與障壁層之間的電絕緣。其他實施例中，閘極之底面可部分凹入或閘極之不同部分可凹入障壁層18至不同深度。可包括其他分隔層與場極板對且如上述進行電連接，HEMT 90具有一第二對98(以幻像展示)。
    圖8展示類似於圖1及圖2所示HEMT 10且具有一基板12、晶核層14、緩衝層16、障壁層18、源電極20、汲電極22、閘極24、2DEG 26及第一分隔層28之根據本發明之HEMT 100的另一實施例。然而，其具有一分離成一源場極板102與一汲場極板104的第一場極板，而非具有一單一第一場極板。源場極板102重疊閘極24之源極側並在分隔層28上向源電極20延伸距離Lfs，Lfs在上述距離範圍內。汲場極板104重疊閘極24並在分隔層28上向汲極接觸件22延伸距離Lfd，Lfd在上述距離範圍內。源場極板102與汲場極板104可分別連接至源極接觸件20或閘極24(使用上述方法)，或其一可連接至源極接觸件20且另一個可連接至閘極24。
    不同實施例中，源場極板102與汲場極板104無需重疊閘極24，且其一或兩者可具有一介於閘極邊緣與場極板邊緣之間的間隙。重疊閘極可引起對效能產生負面影響的額外電容。對於有效減小電場的源場極板及汲場極板而言，閘極之邊緣與場極板之間的間隙必須相對地小，此呈現製造過程中的某些困難。藉由使場極板102、104重疊閘極24，無須滿足此小間隙的容限便可製造HEMT。在判定是否使用重疊場極板或非重疊場極板中，應在製造便利與減小電容兩方面之間做出權衡。
    本發明之結構亦可用於由不同材料系統製成之電晶體的其他類型。圖9展示一根據本發明之碳化矽基MESFET 110的實施例。MESFET 110包含一碳化矽基板112，在該基板上形成一碳化矽緩衝層114及一碳化矽通道層116，緩衝層114夾於通道層116與基板112之間。緩衝層114與通道層116大體形成MESFET之活性區。源電極118與汲電極120形成為與通道層116接觸且閘極122形成於源電極118與汲電極120之間的通道層116上。較佳實施例中，閘極122凹入通道層116中，但只要兩者之間存在足夠的電接觸，閘極122亦可不凹入而位於通道層116上。閘極122亦可部分凹入，僅其部分底面凹入通道層116。
    一非導電(介電)分隔層124形成於閘極122以及閘極122與源電極118及汲電極120之間之通道層116之表面的上方。與圖1及圖2所示及上述分隔層28類似，分隔層124可包含諸如一種電介質之非導電材料之單層，或諸如不同電介質之非導電材料之諸多不同層。
    一第一場極板126形成於分隔層124上，分隔層124在第一場極板126與閘極122之間且在閘極122上方，第一場極板126在分隔層124上向源電極118延伸距離Lfs以及向汲電極120延伸距離Lfd，兩距離均在上述距離範圍內。使用如上述之相同連接結構可將場極板126連接至源電極118抑或閘極122。第一場極板亦可包含一個以上的場極板，諸如上述兩片汲場極板與源場極板配置。
    一第二非導電分隔層128(以幻像展示)可形成於第一場極板126及第一分隔層124上方且類似於圖3所示及上述之第二分隔層40。類似地，一第二場極板130(以幻像展示)提供於第二分隔層128上且類似於圖3所示及上述之第二場極板42，且以類似方式連接。
    圖10展示具有圖9中MESFET 110之類似特徵、包括一基板112、緩衝層114、通道層116、源電極118、汲電極120之根據本發明之碳化矽MESFET 140的另一實施例。一凹入閘極142形成於源電極118與汲電極120之間的通道層116上，儘管其亦可位於通道層116上。MESFET 140亦包含不重疊閘極142但覆蓋閘極142與源電極118及汲電極120之間之通道層116之表面的至少一部分的分隔層114。場極板146與閘極142形成整體並在分隔層144上向源電極118延伸距離Lfs，且向汲電極120延伸距離Lfd，兩距離均在上述距離範圍內。分隔層144可為介電材料，在分隔層144形成於裝置金屬化之前的彼等情形中，分隔層可包含如上述之磊晶材料。
    圖11展示比較無閘極源場極板之GaN基HEMT(裝置A)之運作特性與具有0.2微米長之閘極源場極板之GaN基HEMT(裝置B)之運作特性的表格。參考在Vg=-7V於4千兆赫(GHz)驅動至1分貝(dB)壓縮時在200C之C級上運作10小時之功率降級(power degradation)取得裝置A與裝置B之量測值。量測值展示裝置A中之擊穿，而裝置B在相同條件下並未經歷擊穿。
    應瞭解場極板配置可應用至其他電晶體而不僅僅是HEMT及MESFET，一實例為金屬氧化物半導體異質結構場效電晶體(MOSHFET)。MOSHFET中，分隔層可形成於閘極與MOSHFET活性區之間。分隔層可自閘極之下部分地移除，使得閘極位於又一分隔(絕緣)層上而場極板位於一較厚分隔(絕緣)層上。閘極經由絕緣層仍與活性區"接觸"，MOSHFET配置設計用於減少閘極洩漏。
    以上實施例提供具有在微波及毫米波頻率之經改良之功率的寬能帶隙電晶體。該等電晶體因更高輸入-輸出絕緣而同時展現高增益、高功率及更穩定的運作。該結構可擴展至更大尺寸以便在更低頻率之高壓應用。
    儘管本發明參考其某些較佳構型加以詳細描述，但其他版構型亦可行。場極板配置可用於多種不同的裝置中。場極板亦可具有多種不同的形狀並可以多種不同的方式連接至源極接觸件。舉例而言，場極板可自HEMT之活性區上方而非經由匯流排或導電路徑延伸從而使得該連接在場極板與源極接觸件之間為連續的，然而，此配置在該結構中引起抑制電容。因此，本發明之精神及範疇不應限制於本發明之上述較佳版本。
    10‧‧‧HEMT
    12‧‧‧基板
    14‧‧‧晶核層
    16‧‧‧緩衝層
    18‧‧‧障壁層
    20‧‧‧源電極
    22‧‧‧汲電極
    24‧‧‧閘極
    26‧‧‧通道層
    28‧‧‧分隔層
    32‧‧‧場極板/匯流排
    Lfs、Lfd、Lg‧‧‧距離
    权利要求:
    Claims (10)
    [1] 一種電晶體，包含：一具有一通道層的活性區；與該活性區接觸的源電極及汲電極；一閘極，其介於該源電極與該汲電極之間並與該活性區接觸；一分隔層，其在介於該閘極與該汲電極之間以及介於該閘極與該源電極之間之該活性區之一表面的一實質部分上；一場極板，其在該分隔層上並在該分隔層上越過該活性區自該閘極之一邊緣向該汲電極延伸，且在該分隔層上越過該活性區自該閘極之一邊緣向該源電極延伸，使得該場極板與該活性區非直接接觸，該場極板至少部分在該閘極上；及至少一導電路徑，其將該場極板電連接至該源電極，該導電路徑包含運行於該活性區外部之一路徑、一導電匯流排及一導電通孔之至少一者，該至少一導電路徑在少於該閘極與該源電極之間之所有該活性區上。
    [2] 一種電晶體，包含：一具有一通道層的活性區；與該活性區接觸的源電極及汲電極；一閘極，其介於該源電極與該汲電極之間並與該活性區接觸；一分隔層，其在自該閘極至該汲電極以及自該閘極至該源電極之該活性區之一表面的一實質部分上；一場極板，其整合形成至該閘極並在該分隔層上向該源電極及該源電極延伸，使得該場極板與該活性區非直接接觸；及至少一導電路徑，其將該場極板電連接至該源電極或該閘極，該至少一導電路徑包含運行於該活性區外部之一路徑。
    [3] 一種電晶體，包含：一具有一通道層的活性區；與該活性區接觸的源電極及汲電極；一閘極，其介於該源電極與該汲電極之間並與該活性區接觸；一分隔層，其在介於該閘極與該汲電極之間以及介於該閘極與該源電極之間之該活性區之一表面的一實質部分上；一場極板，其在該分隔層上並在該分隔層上越過該活性區自該閘極之一邊緣向該汲電極延伸，且在該分隔層上越過該活性區自該閘極之一邊緣向該源電極延伸，該場極板至少部分在該閘極上；及至少一導電路徑，其將該場極板電連接至該源電極或該閘極，使得相較於一沒有該至少一導電路徑的類似裝置，該峰值電場在源極側降低，該導電路徑包含運行於該活性區外部之一路徑、一導電匯流排及一導電通孔之至少一者，該至少一導電路徑在少於該閘極與該源電極之間之所有該活性區上。
    [4] 一種電晶體，包含：一具有一通道層的活性區；與該活性區接觸的源電極及汲電極；一閘極，其介於該源電極與該汲電極之間並與該活性區接觸；一分隔層，其在介於該閘極與該汲電極之間以及介於該閘極與該源電極之間之該活性區之一表面的至少部分上；一場極板，其在該分隔層上並在該分隔層上越過該活性區向該汲電極延伸，且在該分隔層上越過該活性區向該源電極延伸，使得該場極板與該活性區非直接接觸；一間隙，其介於該源電極與該場極板之間以及介於該閘極與該場極板之間，該場極板位在介於該源電極與汲電極之間；及至少一導電路徑，其將該場極板電連接至該源電極或該閘極，使得相較於沒有該至少一導電路徑的一類似裝置，該峰值電場在源極側降低，該至少一導電路徑覆蓋少於該閘極與該源電極之間之所有該活性區。
    [5] 一種電晶體裝置，包含：複數個半導體層；一與該複數個半導體層電接觸的源極；一與該複數個半導體層接觸的汲極；一第一分隔層，其在介於該源極與該汲極之間之該複數個半導體層之至少一部分上；一閘極，其置放於該汲極與該源極之間，該閘極與該複數個半導體層電接觸，該閘極包含一第一場極板，其在該第一分隔層上向該汲極延伸一第一距離且向該源極延伸一第二距離；一第二分隔層，其在該閘極及該第一分隔層上；及一第二場極板，其部分在該第二分隔層上，該第二場極板電連接至該源極，其中該第二場極板沒有整合形成至該第一場極板。
    [6] 如請求項5之電晶體裝置，其中該閘極進一步包含一第三場極板，其在該第一分隔層上向該源極延伸一距離。
    [7] 如請求項5之電晶體裝置，其中該複數個半導體層包含：一活性區；在該活性區上之一緩衝層；及在該緩衝層上相對該活性區之一障壁層。
    [8] 如請求項5之電晶體裝置，進一步包含額外分隔層及場極板對，其中該額外分隔層及場極板對經配置使得該額外分隔層與該額外場極板對分開。
    [9] 如請求項5之電晶體裝置，其中該電晶體裝置係一高電子遷移率電晶體HEMT。
    [10] 如請求項5之電晶體裝置，其中該第二場極板係經由在該第二分隔層上之至少一導電匯流排電連接至該源極。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI553859B|2016-10-11|具有閘極源場極板之寬能帶隙電晶體
    EP1921669B1|2015-09-02|GaN based HEMTs with buried field plates
    TWI485785B|2015-05-21|具源極連接場板之寬能帶隙高電子移動性電晶體
    JP5755671B2|2015-07-29|複数のフィールドプレートを有するワイドバンドギャップトランジスタ
    US9397173B2|2016-07-19|Wide bandgap transistor devices with field plates
    US8212290B2|2012-07-03|High temperature performance capable gallium nitride transistor
    KR20070007967A|2007-01-16|소스 접속된 필드 플레이트를 가진 광폭 대역갭 전계 효과트랜지스터
    TW201511261A|2015-03-16|凹入式場板電晶體結構
    同族专利:
    公开号 | 公开日
    EP1866968A1|2007-12-19|
    JP6124511B2|2017-05-10|
    JP5519930B2|2014-06-11|
    TWI484630B|2015-05-11|
    EP1866968B1|2020-05-13|
    US20060202272A1|2006-09-14|
    JP2012178595A|2012-09-13|
    JP2008533717A|2008-08-21|
    TWI553859B|2016-10-11|
    TW200644241A|2006-12-16|
    WO2006098801A1|2006-09-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US10103239B1|2017-12-28|2018-10-16|Vanguard International Semiconductor Corporation|High electron mobility transistor structure|
    TWI653683B|2017-10-30|2019-03-11|世界先進積體電路股份有限公司|半導體結構和高電子遷移率電晶體的製造方法|
    TWI662701B|2017-09-05|2019-06-11|世界先進積體電路股份有限公司|高電子遷移率電晶體結構|
    US11121229B2|2017-12-28|2021-09-14|Vanguard International Semiconductor Corporation|Methods of fabricating semiconductor structures and high electron mobility transistors|US891235A|1907-07-01|1908-06-23|Jacob Diehl|Hinge.|
    US5187552A|1979-03-28|1993-02-16|Hendrickson Thomas E|Shielded field-effect transistor devices|
    US4290077A|1979-05-30|1981-09-15|Xerox Corporation|High voltage MOSFET with inter-device isolation structure|
    US4947232A|1980-03-22|1990-08-07|Sharp Kabushiki Kaisha|High voltage MOS transistor|
    JPH0216021B2|1980-05-30|1990-04-13|Sharp Kk||
    US4551905A|1982-12-09|1985-11-12|Cornell Research Foundation, Inc.|Fabrication of metal lines for semiconductor devices|
    US5196359A|1988-06-30|1993-03-23|Texas Instruments Incorporated|Method of forming heterostructure field effect transistor|
    US5053348A|1989-12-01|1991-10-01|Hughes Aircraft Company|Fabrication of self-aligned, t-gate hemt|
    US5290393A|1991-01-31|1994-03-01|Nichia Kagaku Kogyo K.K.|Crystal growth method for gallium nitride-based compound semiconductor|
    US5192987A|1991-05-17|1993-03-09|Apa Optics, Inc.|High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions|
    JPH0521793A|1991-07-09|1993-01-29|Mitsubishi Electric Corp|半導体装置及びその製造方法|
    ZA916712B|1991-08-23|1992-05-27|John Walter Brown Michael|Depiction of images|
    JPH0661266A|1992-08-06|1994-03-04|Mitsubishi Electric Corp|半導体装置とその製造方法|
    JPH06224225A|1993-01-27|1994-08-12|Fujitsu Ltd|電界効果半導体装置|
    JPH06267991A|1993-03-12|1994-09-22|Hitachi Ltd|半導体装置およびその製造方法|
    US5381031A|1993-12-22|1995-01-10|At&T Corp.|Semiconductor device with reduced high voltage termination area and high breakdown voltage|
    JPH0864519A|1994-08-08|1996-03-08|Korea Electron Telecommun|Ｔ字形のゲートの形成のためのフォトマスクおよびその製造方法|
    JP3051817B2|1995-01-31|2000-06-12|シャープ株式会社|半導体装置の製造方法|
    US6002148A|1995-06-30|1999-12-14|Motorola, Inc.|Silicon carbide transistor and method|
    US5569937A|1995-08-28|1996-10-29|Motorola|High breakdown voltage silicon carbide transistor|
    US5959307A|1995-11-06|1999-09-28|Nichia Chemical Industries Ltd.|Nitride semiconductor device|
    KR0167273B1|1995-12-02|1998-12-15|문정환|고전압 모스전계효과트렌지스터의 구조 및 그 제조방법|
    US6724040B2|1996-01-22|2004-04-20|Fuji Electric Co., Ltd.|Semiconductor device|
    TW360982B|1996-01-26|1999-06-11|Matsushita Electric Works Ltd|Thin film transistor of silicon-on-insulator type|
    JPH09232827A|1996-02-21|1997-09-05|Oki Electric Ind Co Ltd|半導体装置及び送受信切り替え型アンテナスイッチ回路|
    US5652179A|1996-04-24|1997-07-29|Watkins-Johnson Company|Method of fabricating sub-micron gate electrode by angle and direct evaporation|
    US5710455A|1996-07-29|1998-01-20|Motorola|Lateral MOSFET with modified field plates and damage areas|
    US5929467A|1996-12-04|1999-07-27|Sony Corporation|Field effect transistor with nitride compound|
    JP3958404B2|1997-06-06|2007-08-15|三菱電機株式会社|横型高耐圧素子を有する半導体装置|
    US6355951B1|1997-07-24|2002-03-12|Mitsubishi Denki Kabushiki Kaisha|Field effect semiconductor device|
    TW334632B|1997-07-24|1998-06-21|Mitsubishi Electric Corp|Field effective semiconductor|
    JP3457511B2|1997-07-30|2003-10-20|株式会社東芝|半導体装置及びその製造方法|
    JP3249446B2|1997-09-18|2002-01-21|株式会社東芝|電界効果トランジスタの製造方法|
    US6346451B1|1997-12-24|2002-02-12|Philips Electronics North America Corporation|Laterial thin-film silicon-on-insulator device having a gate electrode and a field plate electrode|
    DE19800647C1|1998-01-09|1999-05-27|Siemens Ag|SOI-Hochspannungsschalter|
    JP3534624B2|1998-05-01|2004-06-07|沖電気工業株式会社|半導体装置の製造方法|
    JP3111985B2|1998-06-16|2000-11-27|日本電気株式会社|電界効果型トランジスタ|
    US6042975A|1998-07-08|2000-03-28|Lucent Technologies Inc.|Alignment techniques for photolithography utilizing multiple photoresist layers|
    JP3180776B2|1998-09-22|2001-06-25|日本電気株式会社|電界効果型トランジスタ|
    US6621121B2|1998-10-26|2003-09-16|Silicon Semiconductor Corporation|Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes|
    US6495409B1|1999-01-26|2002-12-17|Agere Systems Inc.|MOS transistor having aluminum nitride gate structure and method of manufacturing same|
    JP3429700B2|1999-03-19|2003-07-22|富士通カンタムデバイス株式会社|高電子移動度トランジスタ|
    JP3271613B2|1999-05-06|2002-04-02|日本電気株式会社|電界効果トランジスタ|
    US6127703A|1999-08-31|2000-10-03|Philips Electronics North America Corporation|Lateral thin-film silicon-on-insulator PMOS device having a drain extension region|
    JP3371871B2|1999-11-16|2003-01-27|日本電気株式会社|半導体装置の製造方法|
    JP2001189324A|1999-12-28|2001-07-10|Ricoh Co Ltd|半導体装置|
    US6586781B2|2000-02-04|2003-07-01|Cree Lighting Company|Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same|
    US6686616B1|2000-05-10|2004-02-03|Cree, Inc.|Silicon carbide metal-semiconductor field effect transistors|
    JP4186032B2|2000-06-29|2008-11-26|日本電気株式会社|半導体装置|
    TWI257179B|2000-07-17|2006-06-21|Fujitsu Quantum Devices Ltd|High-speed compound semiconductor device operable at large output power with minimum leakage current|
    JP4322414B2|2000-09-19|2009-09-02|株式会社ルネサステクノロジ|半導体装置|
    US6690042B2|2000-09-27|2004-02-10|Sensor Electronic Technology, Inc.|Metal oxide semiconductor heterostructure field effect transistor|
    JP2002118122A|2000-10-06|2002-04-19|Nec Corp|ショットキゲート電界効果トランジスタ|
    US6891235B1|2000-11-15|2005-05-10|International Business Machines Corporation|FET with T-shaped gate|
    TWI288435B|2000-11-21|2007-10-11|Matsushita Electric Ind Co Ltd|Semiconductor device and equipment for communication system|
    US6548333B2|2000-12-01|2003-04-15|Cree, Inc.|Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment|
    US6468878B1|2001-02-27|2002-10-22|Koninklijke Philips Electronics N.V.|SOI LDMOS structure with improved switching characteristics|
    JP2002270830A|2001-03-12|2002-09-20|Fuji Electric Co Ltd|半導体装置|
    GB0107408D0|2001-03-23|2001-05-16|Koninkl Philips Electronics Nv|Field effect transistor structure and method of manufacture|
    JP4220683B2|2001-03-27|2009-02-04|パナソニック株式会社|半導体装置|
    ITTO20010575A1|2001-06-15|2002-12-16|Comau Spa|Linea di unita' operatrici per l'esecuzione di lavorazioni di macchina provvista di dispositivi traslatori modulari per il trasferimento dei|
    US6475857B1|2001-06-21|2002-11-05|Samsung Electronics Co., Ltd.|Method of making a scalable two transistor memory device|
    JP2005527102A|2001-07-24|2005-09-08|クリー　インコーポレイテッド|高電子移動度トランジスタ及びその製造方法|
    JP2003174039A|2001-09-27|2003-06-20|Murata Mfg Co Ltd|ヘテロ接合電界効果トランジスタ|
    US6906350B2|2001-10-24|2005-06-14|Cree, Inc.|Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure|
    KR100445904B1|2001-12-12|2004-08-25|한국전자통신연구원|소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법|
    JP2003203930A|2002-01-08|2003-07-18|Nec Compound Semiconductor Devices Ltd|ショットキーゲート電界効果型トランジスタ|
    DE10206739C1|2002-02-18|2003-08-21|Infineon Technologies Ag|Transistorbauelement|
    JP3908572B2|2002-03-18|2007-04-25|株式会社東芝|半導体素子|
    JP3723780B2|2002-03-29|2005-12-07|ユーディナデバイス株式会社|半導体装置及びその製造方法|
    US6559513B1|2002-04-22|2003-05-06|M/A-Com, Inc.|Field-plate MESFET|
    WO2003103036A1|2002-05-31|2003-12-11|Koninklijke Philips Electronics N.V.|Trench-gate semiconductor device and method of manufacturing|
    US6740535B2|2002-07-29|2004-05-25|International Business Machines Corporation|Enhanced T-gate structure for modulation doped field effect transistors|
    US6870219B2|2002-07-31|2005-03-22|Motorola, Inc.|Field effect transistor and method of manufacturing same|
    US6884704B2|2002-08-05|2005-04-26|Hrl Laboratories, Llc|Ohmic metal contact and channel protection in GaN devices using an encapsulation layer|
    US20040021152A1|2002-08-05|2004-02-05|Chanh Nguyen|Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate|
    US6838325B2|2002-10-24|2005-01-04|Raytheon Company|Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor|
    US8089097B2|2002-12-27|2012-01-03|Momentive Performance Materials Inc.|Homoepitaxial gallium-nitride-based electronic devices and method for producing same|
    JP4077731B2|2003-01-27|2008-04-23|富士通株式会社|化合物半導体装置およびその製造方法|
    JP4568118B2|2003-01-29|2010-10-27|株式会社東芝|パワー半導体素子|
    US6933544B2|2003-01-29|2005-08-23|Kabushiki Kaisha Toshiba|Power semiconductor device|
    JP3940699B2|2003-05-16|2007-07-04|株式会社東芝|電力用半導体素子|
    US7462957B2|2003-09-05|2008-12-09|Extreme Engineering Ltd.|Multi-conductor plug and socket apparatus|
    US7126426B2|2003-09-09|2006-10-24|Cree, Inc.|Cascode amplifier structures including wide bandgap field effect transistor with field plates|
    US7501669B2|2003-09-09|2009-03-10|Cree, Inc.|Wide bandgap transistor devices with field plates|
    TWI431674B|2003-09-09|2014-03-21|Univ California|單一或多重閘極場平板之製造|
    JP4417677B2|2003-09-19|2010-02-17|株式会社東芝|電力用半導体装置|
    US7488992B2|2003-12-04|2009-02-10|Lockheed Martin Corporation|Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation|
    US7071498B2|2003-12-17|2006-07-04|Nitronex Corporation|Gallium nitride material devices including an electrode-defining layer and methods of forming the same|
    JP4041075B2|2004-02-27|2008-01-30|株式会社東芝|半導体装置|
    US7573078B2|2004-05-11|2009-08-11|Cree, Inc.|Wide bandgap transistors with multiple field plates|
    US7550783B2|2004-05-11|2009-06-23|Cree, Inc.|Wide bandgap HEMTs with source connected field plates|
    JP2006032552A|2004-07-14|2006-02-02|Toshiba Corp|窒化物含有半導体装置|
    US7229903B2|2004-08-25|2007-06-12|Freescale Semiconductor, Inc.|Recessed semiconductor device|
    US7312481B2|2004-10-01|2007-12-25|Texas Instruments Incorporated|Reliable high-voltage junction field effect transistor and method of manufacture therefor|
    JP2006114652A|2004-10-14|2006-04-27|Hitachi Cable Ltd|半導体エピタキシャルウェハ及び電界効果トランジスタ|
    CN101238560B|2005-06-10|2011-08-31|日本电气株式会社|场效应晶体管|
    JP4968067B2|2005-06-10|2012-07-04|日本電気株式会社|電界効果トランジスタ|
    JP2007150282A|2005-11-02|2007-06-14|Sharp Corp|電界効果トランジスタ|
    US7388236B2|2006-03-29|2008-06-17|Cree, Inc.|High efficiency and/or high power density wide bandgap transistors|
    ES2837454T3|2006-10-04|2021-06-30|Leonardo Spa|Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones de suministro de voltaje único y proceso para fabricar el mismo|
    JP5343100B2|2011-03-17|2013-11-13|株式会社東芝|窒化物半導体装置|JP2005527102A|2001-07-24|2005-09-08|クリー　インコーポレイテッド|高電子移動度トランジスタ及びその製造方法|
    US7501669B2|2003-09-09|2009-03-10|Cree, Inc.|Wide bandgap transistor devices with field plates|
    US7573078B2|2004-05-11|2009-08-11|Cree, Inc.|Wide bandgap transistors with multiple field plates|
    US7550783B2|2004-05-11|2009-06-23|Cree, Inc.|Wide bandgap HEMTs with source connected field plates|
    US9773877B2|2004-05-13|2017-09-26|Cree, Inc.|Wide bandgap field effect transistors with source connected field plates|
    JP4845872B2|2005-01-25|2011-12-28|富士通株式会社|Ｍｉｓ構造を有する半導体装置及びその製造方法|
    US20060223293A1|2005-04-01|2006-10-05|Raytheon Company|Semiconductor devices having improved field plates|
    US7855401B2|2005-06-29|2010-12-21|Cree, Inc.|Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides|
    US20070018199A1|2005-07-20|2007-01-25|Cree, Inc.|Nitride-based transistors and fabrication methods with an etch stop layer|
    EP2312635B1|2005-09-07|2020-04-01|Cree, Inc.|Transistors with fluorine treatment|
    US7388236B2|2006-03-29|2008-06-17|Cree, Inc.|High efficiency and/or high power density wide bandgap transistors|
    ES2837454T3|2006-10-04|2021-06-30|Leonardo Spa|Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electronesde suministro de voltaje único y proceso para fabricar el mismo|
    US8823057B2|2006-11-06|2014-09-02|Cree, Inc.|Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices|
    JP5105160B2|2006-11-13|2012-12-19|クリーインコーポレイテッド|トランジスタ|
    US7692263B2|2006-11-21|2010-04-06|Cree, Inc.|High voltage GaN transistors|
    US8878245B2|2006-11-30|2014-11-04|Cree, Inc.|Transistors and method for making ohmic contact to transistors|
    US9318592B2|2007-01-10|2016-04-19|Infineon Technologies Americas Corp.|Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate|
    US9525052B2|2007-01-10|2016-12-20|Infineon Technologies Americas Corp.|Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body|
    US7838904B2|2007-01-31|2010-11-23|Panasonic Corporation|Nitride based semiconductor device with concave gate region|
    US8021904B2|2007-02-01|2011-09-20|Cree, Inc.|Ohmic contacts to nitrogen polarity GaN|
    WO2008101989A1|2007-02-22|2008-08-28|Forschungsverbund Berlin E.V.|Halbleiterbauelement und verfahren zu dessen herstellung|
    US8212290B2|2007-03-23|2012-07-03|Cree, Inc.|High temperature performance capable gallium nitride transistor|
    JP4691060B2|2007-03-23|2011-06-01|古河電気工業株式会社|ＧａＮ系半導体素子|
    US7915643B2|2007-09-17|2011-03-29|Transphorm Inc.|Enhancement mode gallium nitride power devices|
    US8368100B2|2007-11-14|2013-02-05|Cree, Inc.|Semiconductor light emitting diodes having reflective structures and methods of fabricating same|
    US8519438B2|2008-04-23|2013-08-27|Transphorm Inc.|Enhancement mode III-N HEMTs|
    US8384115B2|2008-08-01|2013-02-26|Cree, Inc.|Bond pad design for enhancing light extraction from LED chips|
    US8289065B2|2008-09-23|2012-10-16|Transphorm Inc.|Inductive load power switching circuits|
    US7898004B2|2008-12-10|2011-03-01|Transphorm Inc.|Semiconductor heterostructure diodes|
    JP2010199241A|2009-02-24|2010-09-09|Fujitsu Ltd|半導体装置|
    US8754496B2|2009-04-14|2014-06-17|Triquint Semiconductor, Inc.|Field effect transistor having a plurality of field plates|
    US8008977B2|2009-04-14|2011-08-30|Triquint Semiconductor, Inc.|Field-plated transistor including feedback resistor|
    US8741715B2|2009-04-29|2014-06-03|Cree, Inc.|Gate electrodes for millimeter-wave operation and methods of fabrication|
    US8742459B2|2009-05-14|2014-06-03|Transphorm Inc.|High voltage III-nitride semiconductor devices|
    US8390000B2|2009-08-28|2013-03-05|Transphorm Inc.|Semiconductor devices with field plates|
    US8389977B2|2009-12-10|2013-03-05|Transphorm Inc.|Reverse side engineered III-nitride devices|
    TWI399799B|2009-12-30|2013-06-21|Univ Feng Chia|半導體元件之閘極結構的製造方法以及半導體元件|
    JP5666157B2|2010-03-26|2015-02-12|パナソニック株式会社|双方向スイッチ素子及びそれを用いた双方向スイッチ回路|
    US8829999B2|2010-05-20|2014-09-09|Cree, Inc.|Low noise amplifiers including group III nitride based high electron mobility transistors|
    JP2011249728A|2010-05-31|2011-12-08|Toshiba Corp|半導体装置および半導体装置の製造方法|
    JP5691267B2|2010-07-06|2015-04-01|サンケン電気株式会社|半導体装置|
    JP5649112B2|2010-07-30|2015-01-07|パナソニック株式会社|電界効果トランジスタ|
    US9070851B2|2010-09-24|2015-06-30|Seoul Semiconductor Co., Ltd.|Wafer-level light emitting diode package and method of fabricating the same|
    US8513703B2|2010-10-20|2013-08-20|National Semiconductor Corporation|Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same|
    JP5845568B2|2010-11-02|2016-01-20|富士通株式会社|半導体装置及びその製造方法|
    US8742460B2|2010-12-15|2014-06-03|Transphorm Inc.|Transistors with isolation regions|
    US8643062B2|2011-02-02|2014-02-04|Transphorm Inc.|III-N device structures and methods|
    JP5776217B2|2011-02-24|2015-09-09|富士通株式会社|化合物半導体装置|
    US8716141B2|2011-03-04|2014-05-06|Transphorm Inc.|Electrode configurations for semiconductor devices|
    US8772842B2|2011-03-04|2014-07-08|Transphorm, Inc.|Semiconductor diodes with low reverse bias currents|
    US20120248533A1|2011-04-04|2012-10-04|Rob Van Dalen|Field plate and circuit therewith|
    CN102856361B|2011-06-29|2015-07-01|财团法人工业技术研究院|具有双面场板的晶体管元件及其制造方法|
    US8901604B2|2011-09-06|2014-12-02|Transphorm Inc.|Semiconductor devices with guard rings|
    US9257547B2|2011-09-13|2016-02-09|Transphorm Inc.|III-N device structures having a non-insulating substrate|
    JP5908692B2|2011-09-29|2016-04-26|トランスフォーム・ジャパン株式会社|化合物半導体装置及びその製造方法|
    US8598937B2|2011-10-07|2013-12-03|Transphorm Inc.|High power semiconductor electronic components with increased reliability|
    JP2013131650A|2011-12-21|2013-07-04|Fujitsu Ltd|半導体装置及びその製造方法|
    US9165766B2|2012-02-03|2015-10-20|Transphorm Inc.|Buffer layer structures suited for III-nitride devices with foreign substrates|
    KR101285598B1|2012-02-06|2013-07-15|삼성전자주식회사|질화물계 이종접합 반도체 소자 및 그 제조 방법|
    WO2013155108A1|2012-04-09|2013-10-17|Transphorm Inc.|N-polar iii-nitride transistors|
    US9443941B2|2012-06-04|2016-09-13|Infineon Technologies Austria Ag|Compound semiconductor transistor with self aligned gate|
    US9184275B2|2012-06-27|2015-11-10|Transphorm Inc.|Semiconductor devices with integrated hole collectors|
    US9991399B2|2012-10-04|2018-06-05|Cree, Inc.|Passivation structure for semiconductor devices|
    US8994073B2|2012-10-04|2015-03-31|Cree, Inc.|Hydrogen mitigation schemes in the passivation of advanced devices|
    US9799762B2|2012-12-03|2017-10-24|Infineon Technologies Ag|Semiconductor device and method of manufacturing a semiconductor device|
    US20140159116A1|2012-12-07|2014-06-12|International Rectifier Corporation|III-Nitride Device Having an Enhanced Field Plate|
    US9171730B2|2013-02-15|2015-10-27|Transphorm Inc.|Electrodes for semiconductor devices and methods of forming the same|
    US9087718B2|2013-03-13|2015-07-21|Transphorm Inc.|Enhancement-mode III-nitride devices|
    US9812338B2|2013-03-14|2017-11-07|Cree, Inc.|Encapsulation of advanced devices using novel PECVD and ALD schemes|
    US9245992B2|2013-03-15|2016-01-26|Transphorm Inc.|Carbon doping semiconductor devices|
    US9847411B2|2013-06-09|2017-12-19|Cree, Inc.|Recessed field plate transistor structures|
    US9679981B2|2013-06-09|2017-06-13|Cree, Inc.|Cascode structures for GaN HEMTs|
    US9755059B2|2013-06-09|2017-09-05|Cree, Inc.|Cascode structures with GaN cap layers|
    US9407214B2|2013-06-28|2016-08-02|Cree, Inc.|MMIC power amplifier|
    WO2015009514A1|2013-07-19|2015-01-22|Transphorm Inc.|Iii-nitride transistor including a p-type depleting layer|
    JP2015046445A|2013-08-27|2015-03-12|富士通株式会社|化合物半導体装置及びその製造方法|
    US9306058B2|2013-10-02|2016-04-05|Infineon Technologies Ag|Integrated circuit and method of manufacturing an integrated circuit|
    US9287404B2|2013-10-02|2016-03-15|Infineon Technologies Austria Ag|Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates|
    US9401399B2|2013-10-15|2016-07-26|Infineon Technologies Ag|Semiconductor device|
    KR102100928B1|2013-10-17|2020-05-15|삼성전자주식회사|고전자 이동도 트랜지스터|
    JP2015177016A|2014-03-14|2015-10-05|株式会社東芝|半導体装置|
    US9343544B2|2014-03-24|2016-05-17|University Of South Carolina|Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate|
    JP2015195288A|2014-03-31|2015-11-05|住友電工デバイス・イノベーション株式会社|半導体装置及び半導体装置の製造方法|
    US9318593B2|2014-07-21|2016-04-19|Transphorm Inc.|Forming enhancement mode III-nitride devices|
    CN104409481B|2014-11-18|2017-03-29|西安电子科技大学|槽栅型直角复合栅场板异质结器件及其制作方法|
    CN104393035B|2014-11-18|2017-04-12|西安电子科技大学|基于介质调制的复合源场板异质结场效应晶体管|
    CN104465747B|2014-11-18|2017-03-29|西安电子科技大学|T形源‑漏复合场板功率器件|
    US9536966B2|2014-12-16|2017-01-03|Transphorm Inc.|Gate structures for III-N devices|
    US9536967B2|2014-12-16|2017-01-03|Transphorm Inc.|Recessed ohmic contacts in a III-N device|
    CN205944139U|2016-03-30|2017-02-08|首尔伟傲世有限公司|紫外线发光二极管封装件以及包含此的发光二极管模块|
    US9722063B1|2016-04-11|2017-08-01|Power Integrations, Inc.|Protective insulator for HFET devices|
    US10217827B2|2016-05-11|2019-02-26|Rfhic Corporation|High electron mobility transistor |
    CN105826370A|2016-05-25|2016-08-03|深圳市华讯方舟科技有限公司|晶体管|
    TW201806165A|2016-05-31|2018-02-16|創世舫電子有限公司|包含漸變空乏層的三族氮化物裝置|
    US10930737B2|2016-11-24|2021-02-23|Visic Technologies Ltd.|Transistor cell|
    US10381473B2|2016-12-02|2019-08-13|Vishay-Siliconix|High-electron-mobility transistor with buried interconnect|
    JP2017208556A|2017-06-27|2017-11-24|株式会社東芝|半導体装置|
    CN109755308A|2017-11-08|2019-05-14|世界先进积体电路股份有限公司|半导体结构和高电子迁移率晶体管的制造方法|
    JPWO2019142529A1|2018-01-19|2021-01-07|ローム株式会社|半導体装置およびその製造方法|
    CN108767009B|2018-05-29|2021-08-31|苏州捷芯威半导体有限公司|半导体器件及其制作方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US11/078,265|US20060202272A1|2005-03-11|2005-03-11|Wide bandgap transistors with gate-source field plates|
    [返回顶部]